IBM affirme avoir mis au point une nouvelle architecture de semi-conducteurs qui pourrait, à l’horizon de cinq ans, ouvrir la voie à des puces « 0,7 nm » offrant 50 % de puissance en plus.
IBM a présenté jeudi une nouvelle technologie de semi-conducteurs qui pourrait, à terme, redéfinir les standards de l’industrie. Le groupe américain affirme qu’elle ouvrira la voie, dans les cinq ans, à des puces offrant des performances accrues de 50 % et une consommation énergétique sensiblement réduite par rapport aux microprocesseurs les plus avancés actuellement.
Cette innovation repose sur une nouvelle génération de puces dites « 0,7 nm » (nanomètres), une unité de mesure théorique qui ne correspond ni à la taille réelle des composants ni à celle des transistors, mais sert de repère dans la course à la miniaturisation.
Jusqu’ici, la référence la plus avancée restait le « 2 nm », technologie dévoilée par IBM en 2021 et dont la production de masse n’a commencé que fin 2025. Dans cette logique, chaque réduction d’échelle permet d’augmenter la densité de transistors sur une même surface, et donc la puissance de calcul.
Selon IBM, l’architecture « 0,7 nm » permettrait d’atteindre près de 100 milliards de transistors sur une puce de la taille d’un ongle, soit environ le double de la densité du « 2 nm ». Cette montée en puissance s’accompagnerait d’un « bond substantiel de capacités », avec une puissance de traitement supérieure de 50 % à celle de la génération précédente.
Rupture architecturale
Au-delà des performances brutes, l’enjeu est aussi énergétique : ces nouvelles puces seraient capables de réaliser 1,7 fois plus de calculs à consommation équivalente, un argument clé alors que l’essor de l’intelligence artificielle fait exploser les besoins en calcul.
Newsletter
Tech & IA
Chaque jour à 13h, l’essentiel de l’actualité tech.
Pour franchir ce cap, IBM mise sur une rupture architecturale avec un empilement de transistors en trois dimensions, baptisé « nanostack ». Contrairement aux conceptions actuelles, qui reposent sur une seule couche, cette approche multiplie les niveaux afin de densifier encore davantage les circuits.
Cette innovation ne se limite pas à un exercice de recherche. Elle doit, selon le groupe, « permettre de poursuivre la progression » de la miniaturisation jusqu’à « 0,1 nm », soit l’angström, horizon envisagé autour de 2040, a expliqué Huiming Bu, vice-président chargé de la recherche et développement sur les semi-conducteurs.
La guerre des « nm »
Le champ d’application serait large : processeurs CPU traditionnels, GPU utilisés pour les calculs intensifs liés à l’intelligence artificielle, mais aussi mémoires SRAM, dont les performances pourraient progresser de 40 %. Un saut que Jay Gambetta, directeur de la recherche chez IBM, estime « pas vu depuis des décennies ». Pour autant, la technologie « 0,7 nm » n’est pas encore directement exploitable par l’industrie. Interrogé sur d’éventuels partenariats, IBM indique se concentrer à ce stade sur la montée en puissance du « 2 nm ».
Dans l’écosystème mondial des semi-conducteurs, la compétition s’intensifie. Le taïwanais TSMC produit déjà des puces en 2 nm, tandis que le japonais Rapidus prévoit une production à grande échelle à partir du second semestre 2027. De son côté, IBM ne fabrique pas de puces en série : le groupe se positionne comme architecte et concédant de licences technologiques aux industriels.
La feuille de route est déjà engagée chez certains concurrents. TSMC anticipe ainsi une transition vers le « 1,4 nm » dès 2028, illustrant une course technologique où chaque génération de gravure devient un enjeu industriel, économique et stratégique.
